接口集成電路專用語
最基本線路構成的門電路存在著抗干擾性能差和不對稱等缺點。為了克服這些缺點，可以在輸出或輸入端附加反相器作為緩沖級；也可以輸出或輸入端同時都加反相器作為緩沖級。這樣組成的門電路稱為帶緩沖
器的門電路。
帶緩沖輸出的門電路輸出端都是1個反相，輸出驅動能力僅由該輸出級的管子特性決定，與各輸入端所處邏輯狀態(tài)無關。而不帶緩沖器的門電路其輸出驅動能力與輸入狀態(tài)有關。另一方面。帶緩沖器的門電路的轉移特性至少是由3級轉移特性相乘的結果，因此轉換區(qū)域窄，形狀接近理想矩形，并且不隨輸入使用端數(shù)的情況而變化、加緩沖器的門電路，抗干擾性能提高10%電源電壓。此外，帶緩沖器的門電路還有輸出波形對稱、交流電壓增益大、帶寬窄、輸入電容比較小等優(yōu)點。不過，由于附加了緩沖級，也帶來了一些缺點。例如傳輸延遲時間加大，因此，帶緩沖器的門電路適宜用在高速電路系統(tǒng)中。
基本原理
在CPU的設計中，一般輸出線的直流負載能力可以驅動一個TTL負載，而在連接中，CPU的一根地址線或數(shù)據(jù)線，可能連接多個存儲器芯片，但現(xiàn)在的存儲器芯片都為MOS電路，主要是電容負載，直流負載遠小于TTL負載。故小型系統(tǒng)中，CPU可與存儲器直接相連，在大型系統(tǒng)中就需要加緩沖器。
任何程序或數(shù)據(jù)要為CPU所使用，必須先放到主存儲器（內存）中，即CPU只與主存交換數(shù)據(jù)，所以主存的速度在很大程度上決定了系統(tǒng)的運行速度。程序在運行期間，在一個較短的時間間隔內，由程序產生的地址往往集中在存儲器的一個很小范圍的地址空間內。指令地址本來就是連續(xù)分布的，再加上循環(huán)程序段和子程序段要多次重復執(zhí)行，因此對這些地址中的內容的訪問就自然的具有時間集中分布的傾向。數(shù)據(jù)分
基本原理布的集中傾向不如程序這么明顯，但對數(shù)組的存儲和訪問以及工作單元的選擇可以使存儲器地址相對地集中。這種對局部范圍的存儲器地址頻繁訪問，而對此范圍外的地址訪問甚少的現(xiàn)象被稱為程序訪問的局部化（Locality of Reference）性質。由此性質可知，在這個局部范圍內被訪問的信息集合隨時間的變化是很緩慢的，如果把在一段時間內一定地址范圍被頻繁訪問的信息集合成批地從主存中讀到一個能高速存取的小容量存儲器中存放起來，供程序在這段時間內隨時采用而減少或不再去訪問速度較慢的主存，就可以加快程序的運行速度。這個介于CPU和主存之間的高速小容量存儲器就稱之為高速緩沖存儲器，簡稱Cache。不難看出，程序訪問的局部化性質是Cache得以實現(xiàn)的原理基礎。同理，構造磁盤高速緩沖存儲器（簡稱磁盤Cache），也將提高系統(tǒng)的整體運行速度。目前CPU一般設有一級緩存（L1 Cache）和二級緩存（L2 Cache）。一級緩存是由CPU制造商直接做在CPU內部的，其速度極快，但容量較小，一般只有十幾K。PⅡ以前的PC一般都是將二級緩存做在主板上，并且可以人為升級，其容量從256KB到1MB不等，而PⅡ CPU則采用了全新的封裝方式，把CPU內核與二級緩存一起封裝在一只金屬盒內，并且不可以升級。二級緩存一般比一級緩存大一個數(shù)量級以上，另外，在目前的CPU中，已經(jīng)出現(xiàn)了帶有三級緩存的情況。